micrometer符號的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到附近那裡買和營業時間的推薦產品

以3ω法量測複合薄膜之熱傳導係數與界面熱阻

為了解決micrometer符號的問題，作者李驊峻 這樣論述：

本論文研究利用3法量測覆晶接合(Flip-chip，FC)結構中的凸塊底層金屬化結構(Under Bump Metallurgy，UBM)的金屬薄膜之熱傳導係數(Thermal Conductivity， )與界面熱阻(Thermal Boundary Resistance，RTBR)性質。首先以電漿輔助化學氣相法沉積不同厚度之SiO2作為校正試片，以熱阻串連的概念進行數據回歸分析，量測得SiO2之本質熱傳導係數(Intrinsic Thermal Conductivity， )為1.17 W/mK，而由 及 所組成的RTBR值為3.60109 m2K/W。接著量測FC結構的UBM

膜層中常見之鈦(Ti)金屬薄膜之本質熱傳導係數( )為13.30 W/mK及 值為1.32109 m2K/W，與先前相關研究報導比對相符，以此確定本實驗量測之可信度。最後將Ti薄膜分別結合鉻(Cr)與鉬(Mo)金屬薄膜製備成複合多層金屬薄膜，分別量測Cr金屬薄膜之本質熱傳導係數( )為10.40 W/mK與Mo金屬薄膜之本質熱傳導係數( )為11.46 W/mK，而Cr與Ti薄膜界面的 值為1.46109 m2K/W及Mo與Ti薄膜界面的 值為1.60109 m2K/W。

aEASI_散熱片貼合面平坦化研究

為了解決micrometer符號的問題，作者蔡忠信 這樣論述：

半導體的發展在幾十年來遵循摩爾定律下，製程上的微縮(more Moore)越來越困難；所以業界朝另一條more than Moore路線發展，以達到異質整合及3D堆疊的目的，其中aEASI (active Embedded Advanced System Integration)，是屬於晶片內埋系統封裝的技術之一，將晶片埋入基板中，使得基板外原本要放置晶片的位置空出來，可以放別的電子元件，達到尺寸縮小，3D堆疊及異質整合的目的。 Etching back是aEASI獨有的技術，透過蝕刻的方式將背面不必要的支撐塊咬除(厚度約為90 μm)，並且在正面還有32 μm銅厚的線路重佈層的狀況下

，做不對稱銅厚的咬蝕。本論文研究氯化鐵蝕刻與釘架咬蝕的關係，並藉以調整底片開口的大小及間距來控制咬蝕量，在支撐塊的旁邊咬出容納綠漆的空間，讓綠漆低於散熱片貼合面，以避免散熱片在貼合時，造成品質異常。如何在一次蝕刻作業中，同時達到正面重佈層、背面支撐塊及容納綠漆的平台這三個項目的咬蝕，為本篇論文的研究目的。研究中指出透過咬蝕深度對應側蝕的回歸方程式可以用來預估底片開口大小，雖然預估值跟實際量測值有些許誤差，但經過幾次調整後還是可以達到預設的目的，文中也針對這些誤差做討論，並且成為後續測試的經驗，並且也從中觀察跟討論到ARDE(Aspect Ratio Dependent Etching)及mic

ro loading effect的現象。